6月27日消息，據(jù)韓媒報道，三星電子半導體封裝行業(yè)取得了重大進展，將領先臺積電踏足面板級封裝（PLP）領域。

三星電子半導體部門前負責人 Kyung Kye-hyun 于今年 3 月出席股東大會，詳細闡述了推行 PLP 技術的必要性。

他解釋稱：“AI 半導體芯片（帶有電路的矩形部件）的尺寸通常為 600mm x 600mm 或 800mm x 800mm，因此需要 PLP 之類的技術，三星目前正積極開發(fā)并加強和客戶合作”。

據(jù)悉，臺積電在研究一種新的先進芯片封裝方法，使用矩形基板，而不是傳統(tǒng)圓形晶圓，從而在每個晶圓上放置更多的芯片。

消息人士透露，矩形基板目前正在試驗中，尺寸為 510 mm x 515 mm，可用面積是圓形晶圓的三倍多，采用矩形意味著邊緣剩余的未使用面積會更少。

Nikkei Asia 在報道中指出：“臺積電的研究仍處于早期階段，量產(chǎn)預計需要數(shù)年時間。盡管臺積電之前對使用矩形印刷電路板持懷疑態(tài)度，但它進入研究領域意味著重要的技術轉(zhuǎn)變”。

市場研究公司 IDC 報告稱，英偉達如果要完成其 AI 半導體訂單，需要臺積電一半的 CoWoS 產(chǎn)能，而目前實際能落實的只有約三分之一。

臺積電計劃在年底前將該工藝的產(chǎn)能提高一倍以上，然而，AMD 和博通等無晶圓廠公司對臺積電 CoWoS 產(chǎn)量的競爭使這一目標具有挑戰(zhàn)性。

聲明：本文摘自國內(nèi)外相關研究報道，文章內(nèi)容不代表本網(wǎng)站觀點和立場，僅供參考。