人工智能、高性能計算、超大規模數據中心等領域，對芯片性能和功能提出了越來越高的要求。傳統芯片設計和制造模式已經難以滿足這些需求。小芯片（Chiplet）和異構集成的 Multi-Die 系統，為解決這些難題帶來了新的希望。

通過在單個封裝中異構集成多個芯片，Multi-Die 系統能夠提供更優異的處理能力和性能表現。一系列技術創新為Multi-Die系統的出現鋪平了道路，其中的關鍵之一是UCIe標準。UCIe于2022年3月推出，屬于Die-to-Die連接的實際標準，意在圍繞經驗證的芯片（或稱為小芯片）建立更廣泛的生態系統。

UCIe 的創立初衷是簡化來自不同供應商、不同工藝技術的芯片之間的互操作性。那么，UCIe 標準能夠實現嗎？答案是肯定的。新思科技與英特爾已經成功地使用 UCIe 標準實現了不同工藝、不同廠商IP之間的互操作。

新思科技與英特爾UCIe互操作性測試取得重大突破

2023 年夏末，在英特爾On技術創新大會上，新思科技與英特爾攜手達成了一項里程碑式的成就：在通用芯粒互連技術（UCIe）互操作性測試芯片演示中，雙方基于各自的UCIe PHY IP成功實現了穩健的UCIe流量傳輸。

此次成功的UCIe測試芯片演示是新思科技與英特爾長期合作的嶄新成果。為了展示芯片工作時的互操作性，英特爾找到了新思科技，新思科技是業內率先提供可用UCIe IP的企業。期間，來自世界各地的多個團隊共同參與了此次測試。除了封裝設計外，團隊還進行了大量的流片前工作，例如使用新思科技VCS?功能驗證解決方案對每個測試芯片進行仿真，從而發現可能存在的問題。

英特爾的測試芯片Pike Creek由基于Intel 3技術制造的英特爾UCIe IP小芯片組成。它與采用臺積電公司N3工藝制造的新思科技UCIe IP測試芯片形成組合。這一成功組合模仿了現實Multi-Die系統中可能發生的芯片混搭與匹配，證明了這種方法在商業上是可行的。

新思科技與英特爾的這項合作成果具有重要意義，他們為UCIe 標準的推廣和應用提供了寶貴的經驗。目前，雙方計劃將總結出的一些經驗教訓與UCIe聯盟分享。UCIe聯盟負責監督UCIe標準，并正在為該標準制定合規計劃。

部分經驗教訓包括：

1.利用現有測試芯片進行評估：由于芯片制造耗時較長，并且驗證各方面是否按預期工作也需要投入大量的成本和時間，因此雙方找到一種使用現有測試芯片的方法是評估兼容性的理想之選。

2.重視 Multi-Die 系統的整體規劃：設計Multi-Die系統需要全面的規劃，需要重復使用封裝或電路板設計時尤為如此。在電路板上提供盡可能多的靈活性，可為日后的使用提供更多選項。

3.開放標準的重要性：類似UCIe這樣的開放標準為器件的互操作性提供了保障。當鏈路的兩端都由同一家公司管控時，自然不用擔心兩端能否兼容。但在接下來的幾年里，可能會有許多的公司不愿意兩頭兼顧，而是會選擇從市場上購買的組件。

4.IP混搭有了依據：小芯片有助于降低先進制程節點的制造成本，支持對設計進行分區以包含多個制程節點。如果沒有相應的標準，IP可用性就會受到限制，而根據IP可用性選擇制程節點的做法自然也就算不上最佳方法了。UCIe測試芯片互操作性演示為IP設計的混搭與匹配提供了切實的依據，并為開放式小芯片生態系統奠定了基礎。

UCIe IP：開啟 Multi-Die 系統可靠性與性能之門

Multi-Die系統架構的優點之一是它可以由來自不同供應商、基于不同制程節點的芯片組成。這在控制成本乃至優化功耗、性能和面積（PPA）方面都具有靈活性。UCIe是將不同元件組合在一起的關鍵要素，并使各個元件能夠相互通信，同時支持一系列先進封裝技術。UCIe聯盟將UCIe視為開放小芯片生態系統的一大推動因素。這樣的生態系統可能會引發新一輪的定制芯片創新浪潮，以滿足當下無處不在的AI、連接和云計算對性能的無限渴求。

然而，即使符合 UCIe 標準的 Multi-Die 系統在開發、測試和制造過程中表現良好，開發者仍需確保實際系統中的 Die-to-Die 連接始終保持可靠。這不僅需要在開發和制造階段，更需要在設計運行多年之后。UCIe IP正是在此發揮著重要作用。

由于 Multi-Die 系統的復雜性，提高 SoC 中的質量水平至關重要。要正確實現這一目標，需要使用高質量的構建模塊（芯片和 IP）、仿真和驗證工具，以及持續的測試和現場監控（包括修復），以便能夠主動解決任何問題。

UCIe IP通常由以下三部分組成：控制器，用于在基于PCIe、CXS和串流協議等常見協議的芯片之間實現低延遲；PHY，用于實現封裝中的高性能和低功耗連接；驗證IP，用于加快驗證收斂。內置的可測試性功能使開發者能夠在裸片測試階段找出有缺陷的裸片。

為Multi-Die系統選擇UCIe標準IP的好處主要體現在：

1.選擇符合 UCIe 標準的接口 IP 可實現芯片之間的無縫連接和互操作性，而不會影響整個系統。

2.此外，除了針對已知良好芯片的可測試性功能外，IP還可以提供用于錯誤檢測的循環冗余校驗（CRC）或奇偶校驗，以及用于糾錯的重試功能。

總而言之，UCIe IP 對于確保 Multi-Die 系統的可靠性和性能至關重要。選擇合適的 UCIe IP 可以幫助開發者降低風險、加快上市時間并提高最終產品的質量。

總結

隨著Multi-Die系統的應用日益廣泛，預計在接下來幾年將成為主流技術。面對Multi-Die這些高度互依的復雜設計，芯片開發者需要整個半導體生態系統的緊密協作才能最大化其潛能。英特爾與新思科技此次測試的成功，標志著UCIe技術邁出了關鍵一步， 為未來Multi-Die系統芯片互連技術的發展奠定了堅實基礎。英特爾計劃繼續與新思科技合作，進一步開發UCIe解決方案。